剖析芯片的五种“死亡方式”

　　芯片虽然个头很小，但是其内部结构非常复杂，最核心的微型单元就包含成千上万个在极端温度和恶劣环境下工作的晶体管，随着电子技术的更新换代，半导体的广泛使用，使其对电子元器件的要求也越来越高，一部分元器件在研发的时候就扼杀了在实验室，也有一部分死在了晶圆工厂，在使用过程中元器件也可能会因为使用不当、浪涌和静电击穿等原因而缩短寿命，芯片的死亡方式是多样化的，通常有以下几种，下面跟随足彩竞彩单场 小编一起来看看：

　　

　　死于芯片的设计　　

　　芯片的设计制造要经过一个非常复杂的过程，可大体分为三个阶段：前端设计（逻辑代码设计）、后端设计（布线过程）、投片生产（制芯、测试与封装），一颗高性能芯片在区区数百平方毫米的硅片上蚀刻数十亿晶体管，晶体管间的间隔只有几十纳米，需要经过几百道不同工艺加工，一些芯片的失败，很大部分原因是因为他们的设计过程更加特殊，旧方法不再适用于新的先进技术。半导体芯片器件会随着时间的推移逐渐老化从而导致芯片失效，根据芯片的的不同应用，器件的使用寿命也是有区别的，现如今许多芯片设计经常采取冗余设计的方法，以确保足够的余量来满足可靠寿命工作的要求。

　　

　　死于芯片的制造　　

　　近年来，随着技术的不断进步，芯片工艺水平也得到逐步提高，较小的工艺制程能够在同样大小的硅片上容纳更多数量的芯片，可以增加芯片的运算效率；也使得芯片功耗更小。但是，半导体器件的制造涉及到测量仅几纳米的结构，芯片尺寸的缩小也有其物理限制，摩尔定律正在逐渐失效，一粒尘埃可以摧毁晶圆片上的几个裸片，如果裸片的尺寸变大，随机失效的可能性就会增加，对于成熟的工艺节点，产率可能在80%到90%之间。然而，对于较新的节点，产率可能大大低于50%，必须采用更高精度的机器进行芯片的掩膜蚀刻，这样就会带来制造成本高、良品率下降等问题。

　　

　　死于芯片ESD保护　　

　　通常，杀死芯片有多种方法，芯片会包含ESD保护，如果给芯片外部施加0．5V电压，那么在1nm的介质上产生0．5mV／m的电场，这足以导致高压电弧。对于封装内的单个裸片，他们的目标是2kJ这样的标准。如果你试图最小化ESD，甚至在这些Wide I／O接口或任何类型的多芯片接口通道上消除它，这意味着你无法按照你针对单芯片的相同标准对每个芯片进行真正的测试。它们必须经过更专业的测试，因为它们的ESD保护很小，或者可能没有ESD保护，即使在运行期间，ESD事件也可能导致问题。在便携式电子产品中，ESD可以导致许多类型的软错误。在ESD事件期间，电源供电网络（PDN）上可能会引起噪声，原因在于某些IC（振荡器IC、CPU和其他IC）的灵敏度，或是PDN的场耦合。　　

　　

　　死于磁场对半导体影响　　

　　随着智能手机、平板电脑终端的多功能化，其所需要的电源电压也涉及多种规格，因此电源电路用电感器的使用数量呈现增加趋势，电磁敏感性（EMS）是人们不得不担心的问题，电磁干扰（EMI）是芯片向环境发出的噪声，噪声源来自有源电路，它会在电源/地线和信号线上产生电流，电源线/地线将通过封装到PCB，如果它看到封装或PCB上有天线结构，就会引起空气辐射，然后通过天线结构辐射到环境中产生干扰，能量注入测试是从150kHz开始注入1W能量，一直到1GHz。在每个频率，你会向系统注入1W的能量。如果你没有足够的保护，就会破坏沿路径进入芯片的电路，或者引脚上的电压可能过高，如果电压太高，就会产生过电应变，电感除受自身产生的电磁能量影响外，也受外部磁通量影响，因此在存在外部磁通量的情况下封装电感时，将可能无法发挥其应有的功效。
 

　　死于芯片的操作　　

　　在很多情况下，糟糕的热设计并不会导致瞬间灾难性的故障，甚至不会导致产品平庸，但器件寿命会变短，电源企业在众多环节上做投资，越来越多的半导体生产商都采用嵌入式电源来降低产品成本，也使得功率越来越高，功率越高也随之造成了电子元器件的发热，芯片发热带来的问题不仅仅是手机在口袋里变热。它会导致晶体管和它们之间的连接退化。这可能会影响性能和可靠性。

　　

　　芯片在恶劣环境中运行，产品的生命周期中还面临很大的挑战，半导体行业已经学会了如何应对这些挑战，但是随着制造尺寸变小以及采用新的封装技术时，又会有新的影响产生，有时，这些新效应会导致器件失败，绝不能一味追求高端工艺和高性能，而是根据应用需求选择成熟制造工艺，学会规避问题，将问题最小化，做到量力而行、够用就好。